Procesory AMD Zen 6 będą miały oprogramowanie open-source, zastępując AGESA

Podczas sesji na OCP Global Summit 2025, przedstawiciele AMD ujawnili plan przyjęcia otwartego oprogramowania openSIL. Plan ten ujawnił również pierwsze procesory, które odejdą od własnościowego kodu AGESA.

Zgodnie z slajdem prezentacji, procesory serwerowe nowej generacji, EPYC „Venice”, będą pionierami tej zmiany, a ich wprowadzenie z preinstalowanym oprogramowaniem openSIL zaplanowane jest na 2026 rok. Jeśli chodzi o procesory konsumenckie do laptopów i komputerów stacjonarnych, zadebiutują one pod nazwą „Medusa” w pierwszej połowie 2027 roku. To oznacza pierwsze oficjalne potwierdzenie przez AMD, że długo spekulowane nazwy „Medusa” i „Venice” rzeczywiście należą do architektury Zen 6.

Kluczową cechą openSIL (Open-Source Silicon Initialization Library) jest jego zasadniczo nowe podejście do oprogramowania niskiego poziomu. W przeciwieństwie do obecnego AGESA, które jest własnościowe, openSIL jest otwartą ramą. Jego otwarta natura pozwala na niezależną weryfikację bezpieczeństwa oprogramowania, co umożliwia szybsze identyfikowanie i łatanie luk. Ponadto zapewnia większą swobodę w dostosowywaniu systemów do konkretnych zadań, co jest szczególnie ważne w segmentach serwerów i obliczeń o wysokiej wydajności.

W istocie, AMD zamierza uczynić proces inicjalizacji CPU bardziej przejrzystym i zarządzalnym. Chociaż główny nacisk prezentacji kładziony był na komponent oprogramowania, pojawienie się konkretnych nazw kodowych również dostarcza informacji na temat przyszłych planów sprzętowych firmy. Rodzina „Medusa”, która będzie obejmować rozwiązania dla różnych segmentów rynku, spodziewana jest, aby oferować zwiększoną liczbę rdzeni obliczeniowych i rozmiar pamięci podręcznej, wraz z bardziej zaawansowanym subsystemem pamięci.

W ten sposób ogłoszenie openSIL oznacza strategiczną zmianę w polityce AMD, mającą na celu wzmocnienie zaufania i współpracy z społecznością open-source, jednocześnie wyznaczając kierunek dla następnej generacji technologii procesorowej.