LPDDR6 Standard Sfinalizowany przez JEDEC: Zwiększenie Prędkości, Obniżenie Zużycia Energii, Wzmocnienie Bezpieczeństwa
Arkadiy Andrienko
The konsorcjum przemysłowe JEDEC oficjalnie zakończyło opracowywanie specyfikacji LPDDR6 – następnej generacji pamięci energooszczędnej, skierowanej do urządzeń mobilnych, systemów motoryzacyjnych i akceleratorów AI. Standard JESD209-6 zastępuje LPDDR5X z istotnymi ulepszeniami w trzech kluczowych obszarach.
Przechodząc poza klasyczne podejście z podwójnym kanałem, LPDDR6 wykorzystuje „podwójną autostradę danych”: każdy chip będzie miał 2 niezależne podkanały, z których każdy będzie miał 12 torów danych (DQ) i 4 linie komend/adresów (CA). Ta architektura umożliwia:
- Zwiększoną przepustowość bez dodawania większej liczby pinów
- Elastyczne przełączanie między pakietami danych o wielkości 32 bajtów i 64 bajtów
- Efektywne zarządzanie asymetrycznymi obciążeniami.
Adaptacyjny kontroler mocy (DVFSL) będzie analizował obciążenie w czasie rzeczywistym, dynamicznie obniżając napięcie VDD2 w stanach bezczynnych. Automatycznie aktywuje również tryb jednego kanału dla procesów w tle. Połączone, te innowacje mogą zaoszczędzić do 18% energii podczas operacji odświeżania komórek pamięci.
Ponadto, LPDDR6 oznacza pierwszą implementację następujących funkcji w pamięci mobilnej:
- Liczenie aktywacji na wiersz (ochrona przed atakami Row Hammer): Łagodzi ryzyko ataków typu row hammer.
- Izolowane partycje dla procesów krytycznych (Carve-out Meta): Tworzy bezpieczne strefy w pamięci.
- Szyfrowanie kanału end-to-end: Zabezpiecza dane w tranzycie.
- Kod korekcji błędów na chipie (ECC): Poprawia błędy na poziomie chipu dla zwiększonej integralności danych.
Zgodnie z szacunkami Samsunga i SK Hynix, masowo produkowane chipy LPDDR6 nie będą dostępne przed końcem 2026 roku.
