AMD EPYC Venice Specyfikacje Wycieku: Pierwsze chipy 2nm z architekturą hybrydową

Specyfikacje procesorów EPYC nowej generacji firmy AMD, o kodowej nazwie Venice, wyciekły do sieci. Według informacji z forum Tieba Baidu, te chipy będą pierwszymi w branży wyprodukowanymi w technologii 2nm TSMC, co przyniesie znaczące zyski w wydajności i efektywności energetycznej.

Venice będzie wyposażony w hybrydową architekturę, łączącą standardowe rdzenie Zen 6 z rdzeniami Zen 6C o wysokiej gęstości. W swojej najwyższej konfiguracji, oparty na Zen 6C Venice może pomieścić do 256 rdzeni i 512 wątków, co podwaja to, co oferują obecne flagowe chipy Zen 5 oparte na Turynie. Dla bardziej konwencjonalnych obciążeń będą dostępne wersje z maksymalnie 96 rdzeniami Zen 6.

Każdy die CCD, jak pokazano na diagramach, zawiera 12 rdzeni i 128 MB pamięci podręcznej L3—dwa razy więcej niż w poprzedniej generacji. Pojedynczy procesor może zintegrować do 8 takich die. Platforma wprowadzi również dwa typy gniazd: SP7 dla systemów o wysokiej wydajności z TDP do 600W oraz SP8 skierowane do segmentu średniej klasy z TDP 350–400W.

Wsparcie pamięci również otrzyma poważną aktualizację. Chipy Venice będą obsługiwać konfiguracje pamięci 12- i 16-kanałowe, co jest kluczową cechą dla obciążeń AI i przetwarzania dużych zbiorów danych. Według informatorów, linia produktów ma zadebiutować w 2026 roku, a oficjalne ogłoszenia prawdopodobnie pojawią się w ciągu najbliższych kilku miesięcy.